DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

03092317 **Image available**
CMOS ANALOG SWITCH

PUB. NO.: **02-067817** [JP 2067817 A]

PUBLISHED: March 07, 1990 (19900307)

INVENTOR(s): KADAKA TAKAYUKI

APPLICANT(s): YAMAHA CORP [000407] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-220033 [JP 88220033]

FILED: September 02, 1988 (19880902)

INTL CLASS: [5] H03K-017/16; H03K-017/687; H03K-019/00; H03K-019/0948

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 932, Vol. 14, No. 244, Pg. 94, May

24, 1990 (19900524)

ABSTRACT

PURPOSE: To obtain the RON characteristic of high flatness and to prevent the occurrence of spike at the time of conduction switching by controlling the back gate potential of a MOSFET in accordance with the level of an analog signal at the time of conduction of an analog switch part and generating a compensating current at the time of conduction switching of the analog switch part.

CONSTITUTION: When MOSFETs P1 and N1 are in the conductive state, the back gate potential corresponding to an analog signal level VA to be transmitted is supplied to the MOSFET N1 by a back gate potential control circuit 15, and as the result, the back gate effect of the MOSFET N1 is reduced. Meanwhile, since the compensating current having the polarity opposite to that of the charging/discharging current flowing to a junction capacity CSD is generated in a compensation capacity CSDA by a compensating current generating circuit 15A at the time of conduction switching of the analog

switch part, effects given to an analog signal line L by these currents are cencelled by each other. Thus, the resistance (RON) characteristic for conduction of high flatness is obtained, and spike does not occur at the time of conduction switching.

⑩ 日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−67817

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)3月7日

H 03 K 17/16

17/16 17/687 19/00 19/0948 H 8124-5 J

A 8326-5 J

8214-5 J 8326-5 J

3 K 17/687 19/094 G B

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

CMOSアナログスイッチ

②特 顧 昭63-220033

孝 之

20出 顧 昭63(1988)9月2日

@発明者 香高

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

の出 顕 人 ヤマハ株式会社 f

静岡県浜松市中沢町10番1号

仍代 理 人 弁理士 志賀 正武 外2名

明 知 會

1. 発明の名称

CMOSアナログスイッチ

2. 特許請求の範囲

第1のアナログ信号機にPチャネルおよびNチャネルのMOSFETのドレインが共通接続され、第2のアナログ信号機に数PチャネルおよびNチャネルのMOSFETのソースが共通接続され、数MOSFETの導通時にアナログ信号を伝送するアナログスイッチ部と、

前紀アナログスイッチ部におけるMOSFET のゲートに郵通制御信号を供給する導通切換手段 と、

前紀アナログスイッチ部の導通時に、前紀MO SFETのバックゲート電位を前記アナログ信号 のレベルに応じて制御するバックゲート電位制御 手段と、

前記アナログスイッチ部の第1あるいは第2の アナログ信号環に一端が接続された容量であって、 前紀アナログスイッチ部が導通めるいは非導通に 切り換えられた場合に、前紀MOSFETのソースあるいはドレインとバックゲートとの間の接合 容量に流れる充放電電流とは逆編性の補償電流を 毎生する解解容器と、

前紀アナログスイッチ部が導通あるいは非導通 に切り換えられた場合に、前紀補償容量の他端の 電位を切り換え、前紀補償電流を発生せしめる補 價電流発生手段と

を具備することを特徴とする C M O S アナログ

3. 発明の詳細な説明

「産業上の利用分野」

この発明はCMOS(相補型金属酸化原半導体 素子)を用いたアナログスイッチに関する。

「従来の技術」

第2図は、基本的なCMOSアナログスイッチの回路図である。11および12は各々双方向性のアナログ信号場である。PIはPチャネルのMOSFETで

ところで、このCMOSアナログスイッチは、 導通時の抵抗(以下、この抵抗をROIと呼ぶ)が、 伝送するアナログ信号のレベルVAによって大き く変化する。これは、第2図において、MOSP ETPIおよびNIの実効的な関値電圧が、いわ ゆるパックゲート効果によって、アナログ信号レ ベルVAに応じて変化することによるものである。

#(VTMはMOSPETNIの関値電圧)となるアナログ信号レベルVAにおいてRONは理論上無限大となる。この結果、アナログスイッチのRONは、 曲線C,に示すように、係めて平坦性の悪い特性 となる。

そこで、現在の所、第4図に示すバックゲートでは朝御回路 15を備えたCMOSアナログスイッチが最も管及している。この図において、P2はPチャネルのMOSPETであり、これらのMOSPETであり、これらのMOSPETであり、これらのMOSPETであり、これらのMOSPETであり、これらのMOSPETであり、ドレインは月中ではインバータ 14の出力増に、パックゲートはインバータ 14の出力増に、パックゲートはインバータ 14の出力増にる。また、MOSPETN3は、ソースはインバータ 14の出力増に各々接続はインバータ 14の出力増に各々接続ない。ゲートはインバータ 14の出力増に各々接続ない。ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々接続ない、ゲートはインバータ 14の出力増に各々が表

第3図はこのアナログスイッチのROB特性を示し たものである。この図において、AIはMOSF ETP1のRON特性、B, はMOSFETNIのR OF特性を示す曲線であり、CiはこれらのMOSF ETの並列接続によるアナログスイッチのROM特 性を示す曲線である。ここで、MOSFETPI のソースおよびドレインとバックゲート 貫位(VB B)との電位差、すなわちバックゲートパイアスは、 アナログ低母レベルVAが低レベルになるに従い 増大する。このため、曲線 A 」に示すように M O SPETPIのROIは、アナログ信号レベルVA の低下と共に増大し、VA= | VTP|(VTPはMOS FETP1の関値電圧)となるアナログ信号レベ ルVAにおいてROBは理論上無限大となる。また、 MOSPETN1のソースおよびドレインとバッ クゲート配位 (VSS)との電位差、すなわちパック ゲートバイアスは、アナログ信号レベルVAが高 レベルになるに従い増大する。このため、曲線B 、に示すように、MOSFETNIのROMはアナ ログ信号レベルVAの上昇と共に増大し、VAロVI

はアナログ信号端12に、ゲートは導通切換端13に各々接続されている。そして、このバックゲート電位制御回路15のノード15NはMOSFETNIのバックゲートに接続されている。なお、この図における他の部分の構成は、前述の第2図と同一であるので、対応する部分に同一の符号を付し、説明を省略する。

このCMOSアナログスイッチは、前述した第2回の場合と同様に、導通切換端13における導通切換端13における導通切換端13における導通切換端13における場の時に非導通状態となる。ここで、導通側側が低レベルの時、MOSPETN1のバックゲート電位は、導通状態のMOSPETN1には、導通状態のMOSPETN1には、導通状態のMOSPETN1には、ボアナログ信号レベルVAがバックゲート電位として供給される。この結果、MOSFETN1においては、バックゲート効果がなくなり、第3回の曲線B・に示すようにアナログ信号レベルVAに対する何

斜の観やかなROM特性が得られる。そして、このCMOSアナログスイッチにおいては、第3図の曲線Caに示すように平坦性のよいROM特性が得られる。

「発明が解決しようとする課題」

前紀アナログスイッチ部の第1あるいは第2のアナログは号端に一端が接続された容量であって、前紀アナログスイッチ部が導通あるいは非導通に切り換えられた場合に、前紀MOSFETのソースあるいはドレインとバックゲートとの間の接合容量に流れる充放電電流とは逆極性の補償電流を発生する組度容量と、

前紀アナログスイッチ部が専運あるいは非導速 に切り換えられた場合に、前記補償容量の他端の 電位を切り換え、前記補償電流を発生せしめる補 價電流発生手取と

とを具備することを特徴としている。

「作用」

上記構成によれば、導通切換手段から出力される事通制御信号によって、アナログスイッチ部が再通めるいは非導通に切り換えられる。そして、アナログスイッチ部が導通状態の場合、このアナログスイッチ部を構成するMOSPETには、バックゲートでは御御手段によって、伝送するアナログ信号レベルに応じたバックゲート電位が供給さ

するという問題があった。

この発明は上述した事情に整みてなされたもので、平坦性の良いRON特性であり、かつ、導通切り換え時にスパイクを発生することのないCMOSアナログスイッチを提供することを自的としている。

「課題を解決するための手段」

この発明は、第1のアナログ信号端に Pチャネルおよび Nチャネルの MOSFETのドレインが共通接続され、第2のアナログ信号端に 該 Pチャネルおよび Nチャネルの MOSFETの リースが共通接続され、 該 MOSPETの専運時にアナログ信号を伝送するアナログスイッチ部と、

前記アナログスイッチ郵におけるMOSFETのゲートに導通制毎信号を供給する導通切換手段と、

前紀アナログスイッチ部の導通時に、前記MO SFETのバックゲート電位を前紀アナログ信号のレベルに応じて制御するバックゲート電位制御 手段と、

れる。この結果、アナウグートの場合はされて、アナケゲートの果が極端さでアウグートの現象がある。アナイクが異なったのはで、アウケザルのようでは、アナインとは、アナインとは、アナインとは、アナインが、アウチが、アナインが、アウチが、アウイが、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルでは、アウルには、アウルでは、アウルには、アウルでは、アウルには、アウルでは、アウルには、アウルでは、アウルには、アウルでは、アウルは、アウルでは、アウルには、アウルには、アウルは、アウルは、アウルは、アウルは、アウルにない。

「実施例」

以下、図面を参照して本発明の一実施例について説明する。

第1図は、この発明の一実施例による CMOS アナログスイッチの回路図である。なお、この図 において、前述した第4図と対応する部分には同 - の符号を付し、その説明を省略する。 1 5 A は 構筑電流発生国路であり、バックゲート電位制御 回路15と全く同じ内部構成となっている。すな わち、補償電流発生回路!5AにおけるMOSF ETP 2 A、N 2 A およびN 3 A は、バックゲー ト 就位制御回路15におけるMOSFETP2、 N2およびN3に各々対応している。ただし、M OSFETP 2 および N 2 のゲートがインバータ 14の出力端に、MOSFETN3のゲートが導 運切換端13に接続されているのに対し、MOS FETP 2 AおよびN 2 Aのゲートが導通切換燥 13に、MOSFETN3Aのゲートがインパー タ」 4 の出力端に接続されている点が異なる。 N l A は N チャネルの M O S F E T であり、ソース およびドレインがアナログ信号線しに共通接続さ れ、ゲートはインバータ14の出力端に接続され ると共に、MOSFETP2A、N2AおよびN 3 Aのドレインの共通接続点15NAからバック ゲート電位が供給されるようになっている。 CSD ALL, MOSFETNIASLUNSAOV-Z

信号レベルVAに応じた電荷が充電される。一方、 확通制御信号が低レベルになると、MOSFET N 2 A が非群型になると共にM O S P E T P 2 A およびN3Aが導通状態に切り換えられ、この結 思、 補信容易 C SDAに充電された 登荷が M O S F ETP2AおよびN2Aを介して放電する。ここ で、バックゲート低位制御回路し5と箱賃電流発 生回路ISAは同一回路構成であるため、両回路 はほぼ同じ伝達遅延時間となる。従って、護通制 御信号が切り換えられてから、ほぼ同じ産延時間 経過後に容量CSDの充電および組備容量CSDAの 放電が開始される。そして、この時、接合容量CS Dの充電電流と補償容量CSDAの放電電流とはアナ ログ信号線しから見て互いに逆極性であるので、 各々がアナログ信号線しに与える効果は互いに相 殺され、アナログ信号線しにはスパイクが発生し ない。

次に、呼通制御信号が高レベルになると、容量 CSDの充電電荷はMOSFETP2およびN3を 介して放電する。これと同時にMOSFETN2 ・ドレインとバックゲートとの間の接合容量であり、このCMOSアナログスイッチでは補償容量として用いられている。

次に、このCMOSアナログスイッチの動作を説明する。このCMOSアナログスイッチは、前途した第4図のCMOSアナログスイッチと同様に導通切換輪13によって準通あるいは非導通に切り換えられる。そして、MOSFETNLには、バックゲート電位制御回路15によって、伝送するアナログは号レベルVAに応じたバックゲート電位が供給される。このCMOSアナログスイッチにおいては、MOSFETNIのバックゲート効果が経滅され、第3図の曲線Caに示すように平坦性のよいRON特性が得られる。

次に、導通切換端13における導通制御信号が切り換えられた場合の動作を説明する。まず、導通制御信号が低レベルになると、MOSFETN 2が導通状態になるため、容量CSDにはアナログ 信号線しを介して充電電流が供給され、アナログ

Aが導通状態になると共にMOSFETP2AおよびN3Aが非導通に切り換えられる。この結果、糖質容量CSDAにアナログ信号線しを介して充電電流が供給される。この時、接合容量CSDの放電電流と補便容量CSDAの充電電流とはアナログ信号線しから見て互いに逆極性であるので、各々がアナログ信号線しに与える効果は互いに相殺され、アナログ信号線しにはスパイクが発生しない。

「発明の効果」

特開平2-67817(5)


4. 図面の簡単な説明

取し図はこの発明の一実施例による C M O S アナログスイッチの回路図、第2図は基本的な C M O S アナログスイッチの 回路図、第3図はこの発明の一実施例による C M O S アナログスイッチおよび従来の C M O S アナログスイッチの R O II 特性


図、第4図は従来のCMOSアナログスイッチの 回路図である。


P 1 …… P チャネルM O S F E T 、 N I … … N チャネルM O S F E T 、 I 5 … … バックゲート 電位制 毎回路、 1 5 A … … 補償電流発生回路、 C SDA… … 補償容量。

出願人 ヤマハ株式会社



第1 図 火地网





第 4 図 從※例